■10 群(集積回路) - 6編(アナログLSI)

2章 増幅回路

(執筆者:宮原正也) [2009年9月受領]

■概要■

増幅回路は入力信号のエネルギーを増幅して出力することを目的とした回路である.信号増 幅分及び増幅回路の動作エネルギーは電源など外部から供給される.集積回路における増幅回 路の入力は主として「電圧」または「電流」信号である.入力と出力の信号成分が同様の場合 は、それぞれの用途に合わせて「電圧増幅回路」「電流増幅回路」などと呼ぶ.これに対し、入 力信号が電流信号で、出力が電圧信号である増幅回路を「トランスインピーダンス増幅回路」 とよぶ.また、比較回路についても微小な信号を非常に大きな利得を持って増幅しているとみ れば、増幅回路の一種として考えられる.本章ではこれら増幅回路について説明を行う.

【本章の構成】

本章では、バイポーラを用いた演算増幅器(2-1節)、CMOSを用いた演算増幅器(2-2節)、 コモンモードフィードバック(2-3節)、ゲインブースト回路(2-4節)、チョッパー増幅器(2-5節)、トランスインピーダンス増幅回路(2-6節)、チョッパー型比較回路(2-7節)、ダイナミ ック型比較回路(2-8節)に関してその技術的特徴と基礎理論に関して解説する.

2-1 バイポーラを用いた演算増幅器

(執筆者:宮原正也) [2009年9月 受領]

理想的な演算増幅器では入力抵抗が無限大,出力抵抗が零,差動電圧利得が無限大,同相電 圧利得が零,入出力振幅範囲が無限大,周波数帯域が無限大,入出力信号の位相が零,入力オ フセット及び雑音が零という特徴をもつ¹⁾.これまで汎用の演算増幅回路では様々なアプリケ ーションに対応するために,これら全ての性能について理想特性に近付ける努力がなされてき た.しかし,これらの性能は互いにトレードオフの関係にあり,汎用化には数々の性能の犠牲 (例えば位相特性を満足するために速度を犠牲にするなど)を伴う.これに対し,近年の集積 回路内の演算増幅器ではそれぞれの性能がどの程度であればアプリケーションの仕様に対し て満足できるかを見極めながら設計が行われる.このため,用途によっては一部の性能が理想

的な演算増幅器の性能から大きく外れたものもある.実設計においては、アプリケーションに 対して十分高いといえる直流利得を安定に得ることが第一の目標となることが多い.

図 2・1 にバイポーラを用いた演算増幅器の基本構成を示す.回路構成は差動入力増幅段,増 幅段及び出力段の三つに大別される.

·差動入力增幅段

 Q_1, Q_2 が差動入力回路を構成し、入力電圧 V_{int}, V_{in} をそれぞれのトランジスタのトランスコンダクタンスに従って電流 I_4, I に変換する. Q_3, Q_4 はカレントミラー回路を構成し単一出力への変換を行っており、 V_{x1} のノードインピーダンスを Z_{x1} とすると $V_{x1}=Z_x(I-I_4)$ が得られる.

・増幅段

差動入力増幅段により単一出力とされた信号は Q_5 の能動負荷エミッタ接地増幅段により増幅される.更に高利得を得たい場合には、ダーリントン接続がよく用いられる.容量 C_c は位相補償用のコンデンサであり、ミラー効果を利用して等価的に大容量を実現している.この回路のスルーレート及び周波数特性はほぼ C_c で決定されるため、安定性を考慮しながら適切な値を選ぶ必要がある.

・出力段

Q₆は単純なエミッタフォロワを構成し、出力インピーダンスを低下させる役割を果たしている. 高負荷を駆動するためには十分に大きな電流を流す必要があるが、この構成では無信号時にもバイアス電流 *I*_{B3} が流れるために電力効率が極めて悪い. そのため出力段には電力効率を改善した AB 級動作の出力段が用いられることが多い.

バイポーラを用いたオペアンプには次節で述べる CMOS を用いた演算増幅器と比較して以下の特徴がある.

- バイポーラは本質的に電流制御電流源であるため、必ず演算増幅器の入力(ベース)に電流 が流れる.このため高入力インピーダンスが求められる場合には適さない.
- ・ CMOS と比較して高耐圧化が容易.高い電源電圧での動作が可能で幅広いアプリケーションに対応しやすい.しかしながらデバイスのしきい値電圧は約0.6Vで固定のため,低電源電圧動作は難しい面がある.
- ・ CMOS デバイスと比較してマッチング特性が優れ、低オフセット電圧を実現しやすい.

• CMOS デバイスと比較してデバイス単体の雑音特性は優れているため、低雑音が求められるアプリケーションに適している.

以上より使用するアプリケーションにしたがって適宜使い分けを行う必要がある.



図2・1 バイポーラを用いた演算増幅器の基本構成

2-2 CMOS を用いた演算増幅器

(執筆者:宮原正也) [2009年9月受領]

CMOS を用いた演算増幅器は前節で述べたバイポーラを用いた演算増幅器と比較して一般 的に以下に示す特徴がある².

- CMOS は電圧制御電流源とみなすことができ、演算増幅器の入力(ゲート)にほとんど電流が流れない(fA~pA 程度).このため高入力インピーダンスが求められる場合に適している.このことは CMOS スイッチと組み合わせてスイッチトキャパシタ回路を形成する上で極めて重要な要素である.
- ・ CMOS はテクノロジースケーリングにしたがってしきい値電圧を下げていくため,バイポ ーラと比較して低電圧動作に適しやすい.しかしながら,高耐圧化は困難である.
- ・ バイポーラデバイスと比較してマッチング特性の面で劣る.
- ・ バイポーラデバイスと比較してデバイス単体の雑音特性が劣る.

CMOS を用いた演算増幅器はバイポーラを用いた演算増幅器と比較して単体性能は劣るが、 ・アナログ回路を大規模デジタル回路と混載することができる

スイッチトキャパシタ回路を用いた離散時間信号処理が可能である。

の2点のメリットにより、使用範囲及び重要性を増している.

テクノロジースケーリングにより利得帯域幅積は向上しているが、電源電圧の低下及び CMOS の固有利得の低下に伴い高利得を得ることが難しくなっている. 図 2・2 に CMOS を用 いた演算増幅器の代表的な基本構成を示す. 演算増幅器の利得を高くするために、全ての構成 においてカスコード構成を用いている. 更に利得が必要な場合は、2-4 節にてノベルゲインブ ースト回路を使用する. 以下にそれぞれの構成について簡単にまとめる.

電圧利得

2段構成が段数を重ねている分利得がプラスされ一番高い. テレスコピックとフォールデッ ドカスコード型では同程度である.

・帯 城

最大の帯域は演算増幅器が安定動作できる限界で与えられ、それぞれの演算増幅器の第2ポ ールより決まる.テレスコピック型及びフォールデッドカスコード型は信号パスのカスコード 段のソースのノードで形成されるポールで与えられる.フォールデッドカスコード型の方がこ のノードに付く寄生容量が大きくなるため不利である.2段構成ではそれぞれの段の増幅段で 位相が回るため一般的に位相補償用の容量が必要になり、ほかの型式に比べ劣る.

・出力振幅

高利得の演算増幅器を構成する場合,それぞれのトランジスタは飽和領域で動作する必要が あるため、 $V_{ds}>V_{gs}-V_{th}(=V_{eff})$ が成り立っていなければならない.そのためオペアンプの出力振 幅は、 V_{DD} ー出力パスに含まれるトランジスタ数× V_{eff} により決まる.それぞれのトランジスタ の V_{eff} が一定とした場合はトランジスタ数で出力振幅は決まり、テレスコピックはトランジス タ数5個、フォールデット型は4個、2段型は2個となっており、2段型が一番優れている.

消費電力

消費電力は演算増幅器に必要なバイアス電流でほとんど決まる.入力トランジスタのトラン スコンダクタンス及びスルーレートを一定にすると、VDD-GND 間の電流パスにそれぞれ同じ 電流を流すことになる.テレスコピック型は電流パスが2.フォールデット型、2段型は4と なっている.このため消費電力はテレスコピック型が一番優れている.フォールデット型,2 段型はそれぞれ電流パスの数は同じであるが、2段型では位相補償容量の兼ね合いで消費電力 は増加する可能性がある.以上大まかな特徴をまとめると表2・1のようになる.設計者はそれ ぞれの長短所を熟慮し、アプリケーションに見合った構成を選択する必要がある.



(a) テレスコピック型

(b) フォールデッドカスコード型



図 2 • 2 CMOS を用いた演算増幅器の基本構成

演算増幅器型式	利得	帯域	出力振幅	消費電力
(a) テレスコピック	中	高	低	低
(b) フォールデッドカスコード	中	中	中	中
(c) 2段構成	高	低	高	中

表2・1 代表的なオペアンプの性能比較

2-3 コモンモードフィードバック

(執筆者:宮原正也) [2009年9月受領]

コモンモードフィードバック(CMFB)は高利得の完全差動回路,特に完全差動演算増幅器 に必要となる技術である^{2,3)}. CMFBの必要性を理解するために,図2·3(a)の完全差動演算増幅 器について考察する.

図に示したカスコードー段構成の演算増幅器において適切にバイアス電圧が与えられ、出力 コモン電圧 V_{CM} が適切に設定された場合には、テクノロジーにより異なるものの差動利得 (G_{dff}) として数百~数千倍程度と高い利得が得られる.このとき、演算増幅器のバイアス電流を決定 している V_{bnl} から、コモン電圧 V_{CM} の利得 (G_{CM}) も同程度の値をとる.ここで G_{CM} が 1000 倍 あったと仮定すると、 V_{bnl} がわずかに 1 mV 変わるだけで V_{CM} は 1 V も変動してしまう.図中 に示すように、 V_{CM} が不適切に設定された場合には出力信号が飽和するなどの問題を引き起こ すため、何かしらの方法を用いて V_{CM} が安定に定まるようにしなければならない.



(a) 完全差動演算增幅器

(b) コモンモードフィードバックの基本構成

図2・3 コモンモードフィードバックの基本構成

この問題に対して,図2・3(b)のようにコモン電圧 *V*_{CM}を検出し,*V*_{CM}が所望のコモン電圧 *V*_{ref} に定まるようにフィードバックをかける構成とる.このことを CMFB と呼び,それを実現する 回路を CMFB 回路と呼ぶ. CMFB 回路を設計する上で必要な要素として,

・演算増幅器の出力抵抗になるべく影響を与えずに平均電圧を検出すること

- ・平均電圧検出精度が演算増幅器の出力信号振幅によらないこと
- ・任意のコモン電圧を設定できること
- ・PVT 変動に対して強い耐性をもつこと

があげられる. コモン電圧を精度よく設定するためには CMFB の直流ループ利得が高いこと が求められる. 高利得の演算増幅器の場合,それ自身の利得によってループ利得を高く保つこ とが可能であり、平均電圧検出回路が精度を決定する主要因となることが多い.平均電圧を検 出する主だった手法として、図2・4に示す抵抗検出型², MOSトランジスタ検出型², 容量検 出型⁴がある.



図2・4 コモンモードフィードバック回路の一例

抵抗型は構成が単純でロバスト性が高いものの,演算増幅器の出力抵抗を下げてしまうという欠点がある.出力抵抗よりも十分に大きな抵抗(数 M^Aオーダー)を実現しようとすると抵抗の面積が増加するのとともに,寄生容量が増加することにより周波数特性が劣化してしまう.

MOS トランジスタ型は線形領域で動作するトランジスタ M2, M3 でコモン電圧を検出して いる.線形領域で動作するトランジスタは可変抵抗とみなすことができ、電流源を構成してい るトランジスタ M1 のソースにこの抵抗を接続することでフィードバック動作を行っている. M1', M2', M3'はそれぞれ M1, M2, M3 と同様な W/L 対 Ids 比で構成し, M2', M3'のゲート電圧と M2, M3 のゲート電圧が等しくなるようにフィードバック動作をかけて任意のコモン電圧を設 定できるようにしている.この構成をとることで、抵抗型で問題であった出力抵抗の劣化を抑 えることができる.しかしながら,出力信号振幅が M2, M3 のしきい値電圧を下回るような場合には CMFB 動作が不安定になるためダイナミックレンジの面で不利なこと,コモン電圧の 設定精度がトランジスタのしきい値ばらつきの影響を直接受けるなどの問題点がある.

容量検出型はスイッチトキャパシタ技術を用いた方法であり,離散時間信号処理を行う回路 でよく用いられる. C_{em2+}, C_{em2}.はそれぞれの差動出力端及び電流源を形成するトランジスタの ゲートに接続され,平均電圧検出とフィードバックを同時に行う. C_{em2+}, C_{em2}.の差電圧は C_{em1+}, C_{em}.からの電荷転送によりコントロールされ,任意のコモン電圧に設定することが可能となっ ている.

このタイプの CMFB を用いる利点は,

・容量を検出回路として用いるので、DC 利得の劣化がない

・スイッチが動作する範囲であればダイナミックレンジの制限もない

・PVT 変動に対する耐性も強く,正確にコモン電圧を制御できる 欠点としては、

・クロック動作が必要で連続動作には不向きである

・容量面積が大きく、演算増幅器の負荷容量となるために速度が劣化する などがある.

2-4 ゲインブースト回路

(執筆者:宮原正也) [2009年9月受領]

ゲインブースト回路とは、増幅器の利得(ゲイン)を増強(ブースト)する回路を指す. 演算増幅器において高利得であることは大変重要な要素であるが、CMOSのテクノロジース ケーリングに伴い MOSトランジスタの固有利得は徐々に低下する傾向にあり高利得の実現は 困難である.バイアス条件にもよるが、最小チャネル長が 0.1 µm を下回るような微細な MOS トランジスタでは固有利得が 20 dBを下回る場合もある.仮に MOSトランジスタの固有利得 が 20 dBであったとすると、一段のカスコード構成をとった場合でもゲインは 40 dB 程度にし かならない.更なる利得を得るためにカスコード構成を 2 段以上とる手法も考えられるが、微 細なテクノロジーでは電源電圧も低下しているため、ダイナミックレンジの観点から得策とは いえない.かといって増幅器を多段に縦続接続する手法は数多くの極及び零点が生じるため位 相補償が複雑となり、広帯域な増幅器の実現は困難である.



これらの問題を解決しながら利得を増強する手法として、ゲインブースト回路がある⁵⁾. ゲインブースト回路は通常のカスコード回路にゲインブーストアンプを追加した構成をしている. 通常のカスコード回路とゲインブースト回路を図 2·5 に示す. 図 2·5 (a)カスコード回路はアンプの出力抵抗を増加する役割を果たしており、M₁ 及び M₂ のドレイン - ソース間抵抗を r_{ds1}, r_{ds2}, M₂のトランスコンダクタンスを g_{m2}とすると、出力抵抗 R_{0 ore} は

$R_{\rm o \ org} \approx g_{m2} r_{\rm ds1} r_{\rm ds2}$

と表される.

一方図2・5(b)ゲインブースト回路では通常のカスコード回路に対してさらにブーストアンプの利得倍出力抵抗が増加した効果が得られる.出力抵抗 R_{o_bst} はゲインブーストアンプのゲインを A_bとすると,

$$R_{o_{bst}} \approx A_b g_{m2} r_{ds1} r_{ds2} = A_b R_{o_{org}}$$

と表される.

この手法の大きな利点は、新たなカスコード段の追加せずに(つまりは出力信号振幅の制約を悪化させずに)利得を増強できることと、出力抵抗を増しているだけなので利得帯域幅積にはほとんど影響を与えず、1段のアンプと同様な周波数特性とみなすことができるため位相補 償が容易である点にある.ただし周波数特性については厳密に言うと、ゲインブーストアンプ の利得は周波数に依存するため、出力抵抗 *R*o_bst も同様に周波数依存性をもつようになる.こ れにより pole-zero doublet が発生してセットリング特性に影響を及ぼす可能性があるのでゲイ ンブーストアンプの設計は慎重に行う必要がある⁶.

2-5 チョッパー増幅器

(執筆者:宮原正也) [2009年9月受領]

チョッパー増幅器とはチョッパー回路により直流 - 交流変換を行い,センサーなどからの微 弱な直流及び低周波数帯の信号を増幅することを目的とした増幅器である⁷.

チョッパー方式の基本的な回路構成及び周波数特性について図2・6に示す[¬]. 通常の演算増 幅器では、オフセット電圧、温度ドリフト、1/fノイズが大きく、微弱な直流信号はこれらのノ イズ成分に埋もれてしまうためそのままでは使用できない. そこで図2・6(a)のような微弱な信 号に対して、チョッパー回路により周波数変換を施す. チョッパー回路はスイッチ回路で構成 されており、入力の正負をクロック周波数f。で切り替える. この動作により入力信号は周波数 f、近傍に周波数変換される. クロック周波数f。を適切に設定すれば、図2・6(b)のように十分に 雑音レベルが低い周波数帯にて信号成分を増幅することができる. 増幅器により増幅した後、 再びチョッパー回路により周波数変換を行うと、入力信号はもとの周波数帯に、オペアンプの 低周波雑音は周波数f。近傍に周波数変換される. 最後に、図2・6(c)のように低域通過フィルタ (LPF) により高域の不要な信号成分を除去することにより、増幅された信号成分のみを抽出 することが可能となる.





図2・6 チョッパー増幅器の基本構成

2-6 トランスインピーダンス増幅回路

(執筆者:宮原正也) [2009年9月受領]

トランスインピーダンス増幅回路とは、電流入力/電圧出力変換を行う増幅回路のこと指す¹⁾. トランスインピーダンス増幅回路はフォト・ダイオード用プリアンプや、電流出力型 D-A コン バータのバッファなどに使用される. 図 2・7 に一般的なトランスインピーダンス増幅回路を示 す¹⁾. I_s は入力電流源, R_s は入力電流源の出力抵抗, C_s は入力電流源の寄生容量及びオペアン プの入力寄生容量の総和, R_f はトランスインピーダンス, C_f は位相補償の目的で帰還に挿入さ れる容量を表す. オペアンプの利得が十分に大きく、また R_s が十分に大きく ($R_s >> R_f$), C_s が 十分に小さく無視できる場合,入出力関係は $V_{out} = -R_f \cdot I_s$ と表される. 微弱な入力信号の場合 回路のノイズ特性が大きな課題となる. 回路のノイズ特性は出力抵抗 R_s 及び寄生容量 C_s に大 きく依存する. 回路のノイズゲイン特性の概略図を図 2・8 に示す. ノイズゲインはオペアンプ の入力換算ノイズに対するゲインを表すもので、この回路ではオペアンプの正入力端子から出 力端子の利得特性と等価となる. C_s の影響が無視できる低周波領域ではノイズゲインは (1+ R_f/R_s) として表され, R_s が小さいときにノイズの影響が大きく現れることがわかる. o_s は

$$\omega_{\rm z} = \frac{1}{R_{\rm f} //R_{\rm s} (C_{\rm s} + C_{\rm f})}$$

と表され, R_f<< R_s, C_s>> C_fが成り立つ場合,

$$\omega_{\rm z} \approx \frac{1}{R_{\rm f}C_{\rm s}}$$

と近似できる.この周波数より高くなるとノイズゲインは+20dB/dec で上昇する. *R*_fは所望の トランスインピーダンスより決定される場合が多いため,入力寄生容量 *C*_s が小さいほうが望 ましいことがわかる.

また、ノイズゲイン特性はフィードバックファクタと等価であるため、図 2・7 よりこの回路 の安定性についても評価ができる.図 2・7 ではノイズゲインとオペアンプのゲインプロットが 20dB/dec の傾きで交差している.この場合、オペアンプの位相シフトは-90°、フィードバッ ク系の位相シフトは 0°となる.オペアンプの位相シフトからフィードバック系の位相シフト を引いた値が回路全体の位相シフトとなるため、このときの位相シフトは-90°、すなわち位 相余裕が 90°となり回路は安定に動作する. $a_p \, e \, a_p = a_p'$ (ノイズゲインとオペアンプゲイン プロットの交点)にあわせたとすると、フィードバック系の位相シフトは 45°となるため、位 相余裕は 45°となる. $a_p > a_p'$ に設定した場合には位相が-180°近くシフトすることになり、 位相余裕はほぼ 0°となるため、回路の応答がリンギングを起こすようになったり最悪の場合 発振を起こすようになる. a_p は

$$\omega_{\rm p} \approx \frac{1}{R_{\rm f}C_{\rm f}}$$

より $C_{\rm f}$ によって調整可能であり、実設計において設計者は回路が最適な応答を示す適切な容量値を洗濯する必要がある.



図2・6 トランスインピーダンス増幅器の基本構成



図2・7 トランスインピーダンス増幅器のノイズゲイン特性

2-7 チョッパー型比較回路

(執筆者:宮原正也) [2009年9月受領]

チョッパー型比較回路は、チョッパー方式を用いることでオフセット電圧を低減した比較回路を指す. 図 2・8 に、インバータ回路を用いた一般的なチョッパー型比較回路を示す[®]. 比較回路の感度を上げるために、インバータを3 段縦続接続した構成をとっている. インバータの入出力特性はそれぞれ図 2・9 に示した入出力特性をもっているとして動作を簡単に説明する.



図2・8 チョッパー型インバータ比較回路



図2・9 インバータ回路の入出力特性

はじめに、スイッチ S₂, S₃, S₄を閉じ、スイッチ S₁を開く. インバータ回路は、入力電圧 $V_{\rm th}$ = $V_{\rm DD}/2$ 付近に論理式位置電圧があり、その近傍では出力電圧がインバータの固有利得により 急激に変化する. INV1 について着目すると、S₃スイッチにより入出力端電圧がショートされ 同電位となるため、 $V_{\rm b}$ = $V_{\rm a}$ の直線と、インバータの入出力の交点でセルフバイアスされる. こ のときの入力電圧を $V_{\rm th_INV}$ とすると、容量 C_1 には $V_{\rm ref} - V_{\rm th_INV}$ の電圧が印加される. 次に、ス イッチ S₂, S₃, S₄を開き、スイッチ S₁を閉じる. 容量間に蓄えられた電荷は保存されるので、ノ ード $V_{\rm a}$ は入力信号 $V_{\rm m}$ に対して、 $V_{\rm ref} - V_{\rm th_INV}$ だけ電圧シフトされた電圧が現れる. そのため、 $V_{\rm in} > V_{\rm ref}$ のには INV1 の入力電圧 $V_{\rm a}$ が $V_{\rm th}$ より高くなり、INV1 の出力電圧 $V_{\rm b}$ は低下する. 反対 に $V_{\rm in} < V_{\rm ref}$ のときは入力電圧 $V_{\rm a}$ が $V_{\rm th}$ より低くなるため、INV1 の出力電圧 $V_{\rm b}$ は上昇する. こ のようにして、 $V_{\rm in}$ を $V_{\rm ref}$ と比較動作が行われる. このような動作により、インバータの利得が +分に高ければ、インバータの論理しきい値 V_{th_INV} が多少ばらついても正確に比較動作を行う ことが可能となる.正確には、INV1の利得を $-A_1$ 倍とした場合に、オフセット電圧は $1/(1+A_1)$ 倍に低減される. INV2 も同様にオフセット電圧補償が行われており、INV2 が入力換算オフセ ット電圧に与える影響としては更に INV1 の利得分の1 に低減されるので、影響はほとんど無 視できる程度に小さくなる.よって、この回路のオフセット電圧は、INV1 のしきい値ばらつ きを $1/(1+A_1)$ 倍した値にほぼ等しくなる.

説明を簡単にするため上記のようなスイッチ動作を行った場合について述べたが,実際の動作では,はじめにスイッチ S_1 , S_3 , S_4 を閉じ,スイッチ S_2 を開く. C_1 には $V_{in} - V_{th_LNV}$ の電圧が印加され, S_3 , S_4 を開いた後 S_1 を開く. この動作により S_3 が開いた瞬間の入力信号値が標本化されることとなる. 次に S_2 を閉じて比較動作を行う. このような動作にすることで,比較時に参照電圧という直流信号が入力され,安定した出力が得られる.

2-8 ダイナミック型比較回路

(執筆者:宮原正也) [2009年9月受領]

ダイナミック型比較回路とは、比較動作時のみに消費電力を消費し、それ以外では定常電流 が流れないダイナミック動作をする比較回路を指す.ダイナミック動作には比較動作を開始す るトリガとなる信号(クロック)が必要であるが、通常 A/D 変換器はクロックに同期してデー タ変換を行うのでダイナミック型比較回路が広く用いられている.定常電流が流れる比較回路 に比べて低消費電力動作であり、クロックを止めてしまえば消費電力もほぼゼロとみなせるほ ど小さくできるという利点がある.ただし、連続時間での比較が必要な回路には適さない場合 がある.

図 2・10 にダイナミック型比較回路の回路構成,図 2・11 に動作波形の一例を示す^{9,10}. 前段 はセンスアンプの一種で構成されており,後段の NAND のクロスカップル構成はセンスアン プのリセット期間中もデータを保存するための SR ラッチ回路となっている. トランジスタ M₁, M₂ は入力差動対,M₃-M₆ はラッチ回路,M₇-M₉ はラッチ回路を起動するためのスイッチ回 路をそれぞれ構成している. リセット状態において CLK は Low であり,M₇,M₈ は ON, M₉ は OFF となるため貫通電流が流れておらず,増幅動作も行われない. この状態ではセンスアン プの出力 V_{e+}, V_eともに V_{DD}までプリチャージされている. 次に CLK が High になると,M₇,M₈ が OFF, M₉ が ON となり,V_{e+},V_eの電圧が M₁,M₂のゲートに入力された電圧にしたがって ディスチャージされる. ラッチ回路の正帰還ループ利得が 1 倍を超えるバイアス状態に達する と,V_{e+},V_eの高低差が無限大の増幅率によって増幅され,高いほうは V_{DD},低いほうはゼロに 開かれる. この出力が前回の比較動作から反転した場合のみ SR ラッチの出力が反転し,比較 値が決定する. その後 CLK が Low 状態に戻るとセンスアンプはリセット状態に入り,SR ラ ッチは状態を保持し続ける. これらの動作により信号の比較が可能となる.



図2・10 ダイナミック型比較回路の構成例



図2・11 ダイナミック型比較回路の動作波形

ダイナミック型比較回路では、センスアンプが増幅器として働く際に定常状態が存在しない ため、チョッパー型比較回路のようにオフセット電圧を容量に保持させるオフセットキャンセ ル手法を用いることができない.この問題に対し、近年ではセンスアンプの負荷容量または入 力差動対の電流量をデジタル的に可変とすることで V_{c+}、V_cの立下り時間を制御してオフセッ トを低減する手法がいくつか提案されており、微細なプロセスにおいてもある程度の精度(オ フセットの標準偏差値で1~2 mV)を保つことが可能となっている^{11,12}.

■参考文献

- 1) アナログ・デバイセズ, "OP アンプの歴史と回路技術の基礎知識,"CQ 出版社, 2003.
- 2) Behzad Razavi, "Design of Analog CMOS Integrated Circuits," McGraw-Hill, 2003.
- P.R. Gray and R.G. Meyer, "MOS Operational Amplifier Design A Tutorial Overview", IEEE J. Solid-state Circuits, vol. SC 17, no. 6, pp. 969-982, December, 1982
- D. Senderowicz, S. F. Dreyer, J. H. Huggins, C. F. Rahim, and C. A. Laber, "A family of differential NMOS analog circuits for a PCM codec filter chip," IEEE J. Solid-State Circuits, vol. SC-17, pp. 1014-1023, Dec. 1982.
- K. Bult and G. Geelen, "A Fast-Settling CMOS Op Amp for SC Circuits with 90dB DC Gain," IEEE Journal of Solid-State Circuits, Vol. 25, No. 6, pp. 1379-1384, Dec, 1990.
- 6) B. Y. Kamath, R. G. Meyer, and P. R. Gray, "Relationship between frequency response and settling time of operational ampplifiers," IEEE J. Solid-State Circuits, vol. SC-9, pp. 347-352, Dec.1974.
- K. C. Hsieh, P. R. Gray, D. Senderowicz, and D. Messerschmitt, "A low-noise differential chopper-stabilized switched capacitor filtering technique," IEEE J. Solid-State Circuits, VOL SC-16, pp. 708-715, Dec. 1981.
- K. Kusumoto, A. Matsuzawa, and K. Murata, "A 10-b 20-MHz 30-mW pipelined interpolating CMOS ADC," in IEEE J. Solid-State Circuits, vol. 28, pp. 1200-1206, Dec., 1993.
- 9) J. Montanaro, R. T. Witek, K. Anne, A. J. Black, E. M. Cooper, D. W. Dobberpuhl, P. M. Donahue, J. Eno, A. Farell, G. W. Hoeppner, D. Kruckemyer, T. H. Lee, P. Lin, L. Madden, D. Murray, M. Pearce, S. Santhanam, K. J. Snyder, R. Stephany, S.C. Thierauf, "A 160 MHz 32-b 0.5-W CMOS RISC microprocessor," IEEE J. Solid-Atate Circuits, vol. 31, no. 11, pp. 1703-1714, Nov. 1996.
- A.G.M.Strollo, D.De Caro, E.Napoli, and N.Petra, "A novel high-speed sense-amplifier-based flip-flop," IEEE Trans. on Very Large Scale Integration (VLSI) Systems, vol.13, no.11, pp. 1266 - 1274, Nov. 2005.
- G. Van der Plas, S. Decoutere, and S. Donnay, "A 0.19pJ/Conversion-step 2.5mW 1.25GS/s 4b ADC in a 90nm Digital CMOS Process," in ISSCC Dig. of Tech. Papers, pp.566-567, Feb. 2006.
- E. Alpman, H. Lakdawala, R. L. Carley, and K. Soumyanath, "A 1.1V 50mW 2.5GS/s 7b Time-Interleaved C-2C SAR ADC in 45nm LP digital CMOS," in ISSCC Dig. of Tech. Papers, pp. 76-77, Feb. 2009.
- M. Miyahara, Y. Asada, D. Paik and A. Matsuzawa "A Low-Noise Self-Calibrating Dynamic Comparator for High-Speed ADCs" in Proc. IEEE A-SSCC, 9-2, pp 269-272, Japan, Fukuoka, Nov. 2008.