# ■S2 群(ナノ・量子・パイオ) - 2編(ナノエレクトロニクス)

# 1章 シリコンナノエレクトロニクス

(執筆者:田部道晴) [2009年3月受領]

### ■概要■

シリコン集積回路は、これまでロードマップに従って進展し、MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) は微細化の一途をたどってきた.その結果、生産レベル でゲート長が 100 nm を大きく切り、また研究試作品レベルでは 10~20 nm 付近のデバイスが 報告されるに及んで MOSFET は文字どおりナノ領域に突入した.ナノ領域での MOSFET は 従来とは質的に大きく異なるとともに、巨大な特性揺らぎなどの難問が待ち構えていること が明らかになってきており、その解決に向けて多くの努力がなされている.また、これらの 技術上の壁を克服する動作原理の異なるデバイスの開発が望まれている.本章では、これま での延長上にある MOSFET がナノ領域でどのような工夫でその働きを維持しようとしてい るか、という観点と同時に、ナノ領域独特の電子物性やプロセスを利用した従来の延長線上 にない、あるいはこれまで集積回路で対象としてこなかった新しいシリコンナノデバイスに ついても紹介する.

従来型の FET を微細化していったときの最大の問題は,短チャネル効果であり,微細化に ともなってソース・ドレイン間の電界がゲート電界と干渉しあうため,ゲートによるチャネ ル電流のオンオフ制御が甘くなる.これを避けるために,よりゲートの制御性を高めた構造 などが提案されており,これらについては 1-1 節で詳しく述べる.

1-2 節ではナノ領域で特徴的なメモリデバイスについて述べる.メモリデバイスも、ナノ 領域に特有の様々な工夫がなされている.特に、フローティングドットメモリとして微細メ タルドットや半導体ドットを多数ゲート絶縁膜に埋め込んだ構造が研究されており、また、 中空型チャネルの機械的凹凸状態を1 と 0 の状態に対応付けた MEMS (Micro Electro Mechanical Systems) 型メモリも研究対象となっている.

微小デバイスとして原理的に従来型のトランジスタと大きく異なるものに単電子デバイス がある.これは、等価回路として微小トンネル容量の組合せから成るもので、1 個の電子の 動きがデバイス各部の電位を大きく変動させ、それがキャリア移動の動作原理を支配する. 集積回路の消費電力の飛躍的増大が問題となっている状況で、次第にその期待が高まるもの と思われる.これについては 1-3 節で述べる.

共鳴トンネルデバイスは、1970年代半ばに提案されたヘテロ接合系のデバイスで、量子力 学的ミニバンドの特徴を生かした興味深いデバイスである.これまで、主に化合物半導体で 研究が進められてきたが、Si系でも研究が進み、電流のオンオフ比の大きな室温動作デバイ スが作製されるようになってきている.今後、高周波デバイスやその他の応用を目指して新 しい展開の可能性があり、1-4節で詳しく述べる.

我々がナノデバイスを作製しようとするとき,製法上の最大の困難はリソグラフィの分解 能を越えた数 nm のパターン寸法をどのように描画するか,しかも集積回路をにらんだ生産 性を満足しつつ細かなパターンをどのようにウェハ全面に作るのかという問題に常に行き当 たる.1-5 節では,生体超分子の代表であるタンパク質を用いて自己整合的に,大面積にわ たって微細金属ドットを形成する斬新なプロセスを解説する. ナノメータ領域では、半導体デバイスは、ミクロン領域では遭遇しなかった新しい物理と 現象に出会うことになる.電子物性としては、走行キャリアのバリスティック性(無散乱で 弾丸のように走行する性質)や電子のクーロンブロッケイド(電子1個の存在が近傍の電位 を大きく変化させ、次の電子の出入りを禁止する現象)が顕在化してくる.また、これまで 統計平均的にのみ扱ってきたドナーやアクセプタの個数や位置揺らぎも無視できない現象と して現れてくる.これらは、しばしば従来技術の進展を阻む問題点ととらえられるが、新し いデバイス原理に挑戦する絶好のチャンスとも考えられる.スピンや光などの新しい自由度 をシリコンデバイスに取り込む研究も始まっており、今後大きな進展が期待できる.

# ■S2 群-2 編-1 章

# 1-1 招微細 MOSFET

(執筆者:鈴木英一) [2009年3月受領]

情報通信機器や情報家電に代表される高度 IT 社会をハードウエア面で支えるシリコン (Si) LSI は、ほとんどが MOSFET(金属-酸化膜-シリコン電界効果トランジスタ)で構成されて いる. Si LSI の驚異的な発展は、主に MOSFET の微細化によってなされてきた、微細化には MOSFET の各寸法を比例的に縮小していくのが簡便であり、事実、スケーリング則(比例縮 小則)に従って微細化がなされてきた.表1・1は、最も基本的な電界一定比例縮小則の一部 を示している.デバイス寸法をすべて 1/K (K>1) にすると,速度は K 倍,集積密度は K<sup>2</sup>に なるのに、回路当たりの消費電力は1/K<sup>2</sup>となるので、消費電力密度は変わらないことになり、 スケーリングによって大きなアドバンテージを得ることになる。実際には、電圧などはその まま 1/K にしていくことは困難であり,適当な修正を加えるものの,基本的にはスケーリン グの考え方に従って MOSFET の微細化が進められてきた.

#### **表1**•1 MOSFET の比例縮小則(電界一定)

(I) デバイスパラメータのスケーリング (I) 回路パラメータのスケーリング

| パラメータ                   | スケーリング比 | パラメータ ス            | ケーリング比           |
|-------------------------|---------|--------------------|------------------|
| チャネル長 L                 | 1/K     | 電流 I               | 1/K              |
| チャネル幅 W                 | 1/K     | 容量 C= <i>ε</i> A/t | 1/K              |
| ゲート酸化膜厚 t <sub>ox</sub> | 1/K     | 回路あたりの遅延時間 VC/     | I 1/K            |
| 接合深さ x <sub>i</sub>     | 1/K     | 回路あたりの消費電力 V I     | 1/K <sup>2</sup> |
| 空乏層厚さ X <sub>d</sub>    | 1/K     | デバイス面積 А           | 1/K2             |
| 基板不純物濃度 NA              | К       | 消費電力密度 V I/A       | 1                |
| 電圧 V                    | 1/K     | 線抵抗 RL=∠ØA         | к                |
|                         |         | 相対的な電圧降下 IRJV      | κ                |
|                         |         | 応答時間 RLC           | 1                |
| 注 K>1                   |         | 電流密度 I/A           | К                |
|                         |         | 電界 E               | 1                |

しかしながら, すでに 65 nm の技術世代 (テクノロジーノード) に入っており, 次の 45 nm 世代もうかがおうとしている Si デバイスの微細化を更に進めていくことには、大きな障害が 立ちはだかっている、すなわち、スケーリングによる超微細化を更に進めるにともない、

① 短チャネル効果が顕在化し、微細化を進めるにもかかわらず素子性能が上がらないばか りでなく、むしろ劣化してくる

- ② 短チャネル効果に伴うソース・ドレイン間のリーク電流、ゲート絶縁膜を通したゲート リーク電流が顕在化し, 無効電力が急激に増加する
- ③ 微細加工プロセスにおける精度,活性領域における不純物の分布などに起因する素子性 能のばらつきが増大する

などの、困難な課題に直面することになる、図1・1は、超微細化に伴う本質的な課題である 短チャネル効果を模式的に示したものである。短チャネル効果は、極微細化に伴ってドレイ ンの影響がソースにまで及ぶようになり、本来、ゲートだけで制御することを基本とする 3 端子素子である MOSFET の性能を劣化させるものである. すなわち、ドレインとソースの干 渉によりチャネルをオフしにくくなるために、しきい値電圧のシフト (n チャネルの場合は 負方向)、サブスレッショールド・スロープ (Sスロープ:ドレイン電流を1桁上げるのに必 要なゲート電圧)の増大、オフ時のドレインリーク (GIDL: Gate Induced Drain Leakage) な どを引き起こし、結果として、無効電力、及び、ばらつきの増大という深刻な問題を起こす.



ゲート電圧 V<sub>G</sub>

#### 図1-1 MOSFET の微細化に伴って顕在化する短チャネル効果

この MOSFET の微細化限界につながる問題を解決する, デバイス構造面からアプローチと して、ソース・ドレイン間リークパスを断ち切ること、及び、ゲートでチャネルを強固に ガードすることが考えられる.前者は、完全空亡型 SOI (Silicon on Insulator) MOSFET、後 者はダブルゲート MOSFET (DGFET) として開発が進められている.完全空亡型 SOI MOSFET では、リークパスは絶縁膜で断ち切られているもののドレインからの電界遮断には不完全さ を残しているので、短チャネル効果耐性の観点からは、極薄チャネルを2重ゲートで挟んだ 構造の DGFET の方が優れている.

DGFET のコンセプトは、1984年(特許的には1980年)に電総研(現在の産総研)から提案されたもので、当時その断面形状のギリシャ文字E(英文字 X)との類似性から XMOS と呼ばれた. DGFET は、極薄チャネルを2重のゲートで挟んでシールドするので、ドレインの影響を極微細になっても抑制できる構造をもっており、ITRS ロードマップでも、究極の MOSFET と呼ばれている. DGFET の利点の本質は、極薄のチャネルを対向する2重のゲートによって同時にポテンシャルを引加するので、ほぼ理想的にチャネル電位を制御できることにある.事実、バルク MOSFET では実現が不可能な、室温でのSスロープの理論値である 60 mV/桁に極めて近い値が DGFET で得られている.

DGFET の中で最も開発が進んでいるものは、魚のひれ (fin) に似た起立した極薄チャネ ル構造をもつ FinFET である.また、DGFET のデバイスコンセプトは、トリ (3 重) ゲート やオールアラウンドゲートにも用いられており、多重ゲートを総称してマルチゲート MOSFET と呼ばれることがある.

FinFET に代表される DGFET は、通常ダブルゲートは共通化されており同一のゲート電圧

しか引加できない.したがって、DGFETのスイッチング特性を決めるしきい値電圧はただ一 つの値に固定される.ただし、ダブルゲートを分離独立化すると、新たな機能が付加できる. すなわち、二つのゲートのうちの一方に適当なバイアスを引加することによって、他方のロ ジックゲートに対するしきい値電圧を自在に制御することが可能となる.このデバイスを、 独立ダブルゲートをもつゆえに4端子駆動型DGFET(4T-DGFET)と呼ぶならば、4T-DGFET は、Sスロープや短チャネル効果耐性はしきい値電圧制御ゲート電圧の固定化によって若干 犠牲になるが、そのしきい値電圧制御性によって、最適にパワー制御をすることを可能にす る大きな機能を新たに得ることができる.

図1・2は、究極の MOSFET といわれる DGFET の今後の発展方向を示したものである.構造面ではチャネルのナノワイヤー化であり、性能面ではバルク MOSFET ですでに検討が進められている新材料、ひずみの導入であり、機能面では分離ゲート4端子化であろう.



図1・2 ダブルゲート MOSFET (DGFET) の今後の発展方向

一方,MOSFET 構造の変更ではなく材料面からスケーリングを延命させるアプローチも精 力的になされている.その一つは、ゲート絶縁膜に従来のSiO2に替わって誘電率の高い High-K 材料を用いることである.スケーリングによるゲート酸化膜の過度な薄膜化がゲート リーク電流の増加をもたらすわけであるが、適当なHigh-K 材料を導入することにより、等 価ゲート酸化膜厚をスケーリングしつつ、物理的な膜厚は増加できるので、ゲートリーク電 流を抑制できることになる.具体的なHigh-K ゲート絶縁膜材料として、Hf,Al,La系酸化 膜,及び,それらの多元系膜や窒化物混合が検討されている.ただし、Si界面での不完全性、 分極電荷によるキャリア散乱などの解決すべき問題は多い.

他方, チャネル移動度の向上のために, チャネルに最適なひずみを導入する技術開発が進められ,実際の微細 MOSFET に利用されるようになってきている.電子に対しては引っ張り ひずみが,正孔に対しては圧縮ひずみが移動度向上に有効であり,ひずみを与える適当な材料の選択とパターン化により,電子に対して 50%,正孔に対しては 100%もの向上が実現されている.

また,移動度には Si 面方位依存性があり,電子では(100)面,正孔では(110)面で最大の値 をとるため,同一 Si 基板の場合には NMOS, PMOS でチャネル方向を変えたり,張り合わせ 基板を用いて、NMOS, PMOS で Si 面方位を変える技術開発も進められている. これらの新 電子材料や最適なひずみの導入は、DGFET にも有効であることはもちろんである.

超微細 MOSFET の開発は、駆動電流 Ion の最大化と待機時リーク電流 Ion の最小化のせめぎ あいである.単純なスケーリングでは上記の二つの要件を同時に満たすことがすでに困難に なってきており、可能な方策を複合的に用いて、性能と消費電力のバランスをはかることが、 今後の超微細化 MOSFET の開発に要求される.

# ■S2 群-2 編-1章

# 1-2 メモリデバイス

(執筆者:小田俊理) [2009年5月受領]

コンピュータや情報通信端末にメモリは欠かせない. 主なメモリには、コンピュータのワー キングメモリである DRAM や SRAM,大容量記録用のハードディスク、ディジタルカメラ や携帯電話,非接触 IC カードに使用される不揮発性メモリがある.DRAM や SRAM の開発 は主として,前節で述べた MOSFET の微細化が牽引している.不揮発性メモリは MOSFET のゲート酸化膜中に電荷蓄積層を設けたフラッシュメモリが主役である.

本節では、新型不揮発性メモリの研究動向について解説する。新型不揮発性メモリは、フ ラッシュメモリを置き換えるだけでなく、ハードディスクを置き換えてコンピュータを瞬時 に立ち上げることができるようにするほか、将来は DRAM や SRAM を置き換えるユニバー サルメモリを目指す。

#### 1-2-1 フラッシュメモリの進展

フラッシュメモリは不揮発性メモリの主役であるが,動作電圧が高い,書込み速度が遅い, 書込み回数に限りがあるなどの欠点があり,容量カップリング効果などの問題からスケーリ ングには限界があると言われている.次世代フラッシュメモリは多層化,多値化により集積 度を向上するほか,発展系として,電荷蓄積層をポリシリコンから窒化膜に代えて微細ス ケールでも電荷保持特性を向上させた SONOS メモリ<sup>1)</sup>,電荷蓄積層にナノ結晶を用いてクー ロンブロッケイド効果を利用し,更に高スケーリングを目指すナノドットメモリ<sup>2),3)</sup>が提案 されている.

#### 1-2-2 新原理メモリ 4)

## FeRAM (強誘電体メモリ)

【原理】DRAMのキャパシタに強誘電体を用いて自発分極が電源を切っても消えないこと を利用.【特長】2V以下の低電圧動作,高速書込み,高書込み回数.【材料】PZT (Pb(Zr, Ti)O<sub>3</sub>) (大きな残留分極 P,をもち高集積化に有利),SBT (SrBi<sub>2</sub>Ta<sub>5</sub>O<sub>9</sub>)(小さい抗電界 E<sub>c</sub>をもち低 電圧動作に有利).【課題】MOSFET のゲート酸化膜に強誘電体を用いるトランジスタ型は, キャパシタが不要で高集積化が可能であるが,メモリ保持時間が短い<sup>5</sup>.【応用】非接触型 IC メモリで実用化.

# MRAM (磁気抵抗メモリ)

【原理】2層の強磁性体が薄いトンネル絶縁膜を挟んだ構造,2層の強磁性体の磁化の方向 が平行か反平行かによって抵抗が大きく異なることを利用.【特長】高速動作,高書込み回数, 高温動作,ユニバーサルメモリとして期待大.【材料】CoFe などの強磁性体薄膜の間のトン ネル絶縁膜に MgO 単結晶膜を用いて磁気抵抗特性が格段に向上した<sup>の</sup>.【課題】微細化にと もない電流密度が大きく,高集積化には課題.【応用】車載向けに一部量産.

#### (3) PRAM(相変化メモリ)<sup>7)</sup>

【原理】カルコゲナイド材料のアモルファス相と結晶相の抵抗が異なることを利用.【特長】 2 V 以下の低電圧動作,高書込み回数,高集積化が可能.【材料】GST (Ga-Sb-Te).【課題】 ジュール熱を利用して書込みを行うので消費電力は課題.

### (4) ReRAM (抵抗変化型メモリ)

【原理】酸化物や固体電解質中に電圧を加えて絶縁体中に電流経路を形成する.【特長】低 消費電力,高速動作,高集積化.【材料】PCMO(PrCaMnO)(バイポーラ型で界面型,高速動 作)<sup>8)</sup>,NiO(ユニポーラ型でフィラメント型,超高集積に向く)<sup>9)</sup>,Ag/Ag<sub>2</sub>Se+GeSe/W系固 体電解質(バイポーラ型,高速動作)<sup>10)</sup>.【課題】動作機構が完全には解明されておらず,特 性改善,微細化の方針が不明.

# (5) 有機メモリ

【原理】分子レベルでの化学反応により電流経路を形成する.【特長】高集積化.【材料】 CuTCNQ(Cu-tetracyanoquinodimethane)(酸化還元反応を利用した抵抗変化型)<sup>11)</sup>, VDF (vinylidene fluoride) + TrFE(trifluoroethylene)(強誘電性ランダムコポリマー)<sup>12)</sup>.【課題】 耐熱性が低いなど半導体プロセスとの整合性は不明.

# (6) ナノギャップメモリ<sup>13)</sup>

【原理】極微細間隔金属電極間の金属原子移動による抵抗変化.【特長】高速動作,高集積 化可能.【材料】ナノスケールの空隙で隔てられた Au 電極.【課題】再現性,極微細電極製 造技術の開発.

#### (7) MEMS/NEMS メモリ

【原理】機械的変位を電流変化で読み出す.【特長】低消費電力,ナノスケールでは機械的 変位も高速,高耐久性.【材料】Siチップ内に MEMS 技術を応用して機械的可動梁を形成<sup>14</sup>, カーボンナノチューブ<sup>15</sup>.【課題】微細化,高集積技術の開発.

### ■参考文献

- M. H. White, D. A. Adams, and J. Bu, "On the go with SONOS," IEEE. Circuits Devices Mag., vol. 16, no. 4, pp.22-31, 2000.
- S. Tiwari, F. Rona, K. Chan, L. Shi, and H. Hanafi, "A silicon nanocrystals based memory," Appl. Phys. Lett. vol.68, 1377, 1996.
- S-Y. Huang, H. Mizuta, S. Oda, "Nanocrystalline Silicon Memory Devices," Handbook of Semiconductor Nanostructures and Nanodevices Edited by A. A. Balandin and K. L. Wang, American Scientific Publishers, vol.5, pp.131-194, 2006.
- 4) 藤崎芳久, "不揮発性半導体メモリ技術の現状,"応用物理, vol.77, no.9, pp.1060-1071, 2008.
- 5) 石原 宏, "トランジスタ型強誘電体メモリの現状と展望," 応用物理, vol.75, no.5, pp.546-552, 2006.
- S. Yuasa, T. Nagahama, A. Fukushima, Y. Suzuki and K. Ando, "Giant room-temperature magnetoresistance in single-crystal Fe/MgO/Fe magnetic tunnel junctions," Nature Materials vol.3, no.12, pp.868-871, 2004.
- A. Pirovano, A. Redaelli, F. Pellizzer, F. Ottogalli, M. Tosi, D. Ielmini, A.L.. Lacaita, R. Bez, "Reliability study of phase-change nonvolatile memories." IEEE Transactions on Device and Materials Reliability, vol.4, issue 3, pp.422-427, 2004.

- W.W. Zhuang et al., "Novell Colossal Magnetoresistive Thin Film Novolatile Resistance Random Access Memory (RPAM)," IEDM Tech. Digest (IEEE), p.193, 2002.
- 9) I. G. Baek, D. C. Kim, M. J. Lee, H.-J. Kim, E. K. Yim, M. S. Lee, S. E. Ahn, S. Seo, J. H. Lee, J. C. Park, Y. K. Cha, S. O. Park, H. S. Kim, I. K. Yoo, U-In Chung, J. T. Moon, and B. I. Ryu, "Multi-layer cross-point binary oxide resistive memory (OxRRAM) for post-NAND storage application," IEDM Tech. Dig., 750-753, 2005.
- M. Kund, G. Beitel, C. Pinnow, T. Rohr, J. Schumann, R. Symanczyk, K. Ufert, G. Muller, "Conductive bridging RAM (CBRAM): an emerging non-volatile memory technology scalable to sub 20nm," IEDM Tech. Dig., pp.754-757, 2005.
- R. Muüller, J. Genoe, and P. Heremans, "Nonvolatile Cu/CuTCNQ/Al memory prepared by current controlled oxidation of a Cu anode in LiTCNQ saturated acetonitrile," Appl. Phys. Lett., vol.88, 242105, 2006.
- T. Sekitani, Y. Noguchi, S. Nakano, K. Zaitsu, Y. Kato, M. Takamiya, T. Sakurai, and T. Someya, "Communication Sheets Using Printed Organic Nonvolatile Memories," IEDM Tech. Dig., pp.221-224, 2007.
- Y. Naitoh, M. Horikawa, H. Abe and T. Shimizu, "Resistance switch employing a simple metal nanogap junction," Nanotechnology, vol.17, pp.5669-5674, 2006.
- 14) Y. Tsuchiya, K. Takai, N. Momo, T. Nagami, S. Yamaguchi, T. Shimada, H. Mizuta and S. Oda, "Nano-electro-mechanical nonvolatile memory device incorporating nanocrystalline Si dots," J. Appl. Phys., vol.100, 094306, 2006.
- J-E. Jang, S. Cha, Y. Choi, D. Kang, T. Butler, D. Hasko, J. Jung, J. Kim and G. A. J. Amaratunga, "Nanoscale memory cell based on a nanoelectromechanical switched capacitor," Nature Nanotechnology, vol.3, pp.26-30, 2008.

# ■S2 群-2 編-1章

# 1-3 単電子デバイス

(執筆者:高橋庸夫) [2009年3月受領]

シリコンナノエレクトロニクスの単電子デバイスの位置づけは、主にメモリ応用と論理回路応用に分かれる.メモリ応用に関しては、1-2節で述べたので、ここでは、単電子デバイスの機能を概説し、論理回路を中心とした応用について述べる.

単電子デバイスの動作原理やその機能は、最も単純な単電子トランジスタ(Single Electron Transistor: SET と略す)の動作を通して理解するのが分かりやすい.SET は、導電体(金属 あるいは半導体)のナノドットの両端に、トンネル障壁(トンネルキャパシタという)を介して電極(ソースとドレインと呼ぶ)を取り付けた構造を有する.したがって、電子はナノドットをソース、あるいはドレインの間をトンネルにより出入りすることができる.更にナノドットには、通常の容量(トンネルできない)を介してゲート電極が取り付けられる.ゲートに印加する電圧により電子のトンネルを制御できるので、3端子のデバイスとしてトランジスタの名がある.模式的な断面図と等価回路を描くと図1・3(a),(b)のようになる.SET

クラシシスタの名かある. 模式的な断面図と等価回路を描くと図1・3(a),(b)のようになる. SEI の動作機構は、ゲートとナノドットの電荷のバランスで動作する点では、1-1 節で説明した MOSFET と同じである. ナノドットを半導体である Si で作製すると、微細な MOSFET と極 めてよく似た構造となる.





SET の特性は、ゲートとナノドット間の電荷のバランスに加え、ナノドット内の電荷が電 子1個の単位でしか増減できないことで説明でき、これらの効果によりほかには見られない 独特な特性となる。簡単のため、ソースを接地し、小さな電圧をドレインに印加したとする と、ナノドットの電位はほぼゼロ電位となる。ここで、ゲートに電圧  $V_g$ を印加すると、 $V_g$ はゲート容量  $C_g$ にかかり、ゲート電極に励起される電荷は  $Q = C_g V_g$ で表される。当然、ナノ ドット側にも-Qの電荷が現れるはずであるが、ドット内の電子数は整数値 n をとるので、 電子 1 個の電荷を-eとすると、Qは必ずしも neとは一致できない。すなわち、ゲート容量 を挟んで、電荷が不釣合いな状態ができることになる。ゲート電圧  $V_g$ を調整して、 $C_g V_g = ne$ となる条件とすると、電荷はバランスしているので安定な状態となり、ドット内の電子数 n は変化しない。すなわち、ドットを介した電子の移動が生じないので、電流が流れない。こ の状態をクーロンプロッケイド状態という。ところが、この状態からゲート電圧を増やして いき,  $C_g V_g = (n + 1/2)e$ となるようにすると,電子数は $n \ge n + 1$ のどちらをとってもよいこ とになる.したがって,ドット内の電子が最初nであったとすると,ソース側から電子が1 個ドットにトンネルし,電子数がn+1 個となり,次いで,電子が1 個ドットからドレインに トンネルしn 個に戻る.これを繰り返して,電子が1 個ずつソースからドットを介してドレ インに流れることになる.これに,熱エネルギーによる揺らぎが加わるので,トンネルが 生じるゲート電圧には幅が生じ,**図1**・4 のような,ゲート電圧に対して電流が振動するとい う,ほかの電子デバイスでは得られない独特な特性が得られる.



図1・4 単電子トランジスタ(SET)の特性

#### 1-3-1 単電子ロジック

単電子デバイスのほかのデバイスにない特徴は、電子1個を転送できる機能(後述)と、 上述した図1・3の構造と図1・4の特性に起因するものである.図1・3の構造は、ナノドット に1個のゲートが取り付けてあるが、ドットと容量的に接続した多数のゲート(マルチゲー ト)を取り付けることが可能である.ゲートをたくさん取り付けても動作の原理は単純で,*i* 番目のゲート容量を*C<sub>i</sub>*、ゲート電圧を*V<sub>i</sub>とすると、それぞれのゲートに励起される電荷の総* 量は、*ΣC,V<sub>i</sub>となるだけで、これとドット内の電荷のバランスで考えればよい、したがって、* 得られる特性は図1・4の横軸を、*ΣC,V/e* に置き換えればよい.このように、多数の入力ゲー トを取り付け可能なデバイスは少ない.また、図1・4のような、入力に対して電流が振動す る特性もほかにはない、単調に入力を増やしていくと、一旦オンになったものが再びオフに 戻り、更に増やすとオンになるという稀有な特性を示す.すでに、この機能を利用したイン バータや加算回路などが実証されている.同時に、これはナノドット内の電子数を、1,2,3・・・ と増やしていくことに対応し、この電子数を用いれば、人間が10進数を使うように、コン ピュータにも2進数ではなく10進数を使わせることも可能となる.多進数の利用が可能と なれば、計算の効率が上がることが知られている。単電子デバイスは、省エネ性だけではな く、高い機能をも実現してくれるデバイスであるといえる.

### 1-3-2 単電子転送

SET で電子を1個だけ確実に送ることができるかというと、そうではない. これはトンネルがいつ生じるかを人為的に制御できないことによる.電子を1個だけ送ることができる代表的デバイスとして、単電子ポンプがあり、図1.5の等価回路に示すような SET を二つ連結

したような構造をもつ. それぞれのゲート電圧を調節して,二つのドットともに電子がトン ネルできないクーロンブロッケイド状態にしておくと,電子は通り抜けられない. ここで, 例えば左のゲートにプラスの電圧を印加すると,電子はソース側から左のドットに1個だけ 引き込む. 次いで,右のゲートにプラスの電圧を印加しながら左のゲート電圧をマイナス側 に戻していくと電子は左のドットから右のドットに移ることになる.右のゲート電圧をマイ ナスに戻していくと、左のドットはすでにクーロンブロッケイド状態に戻っているので,右 のドットの電子は、ドレイン側に出ていくしかない.結果として,ソースから電子が1個引 き抜かれて、ドレインに送られたことになる.このような、ナノドットの電子1個を捕まえ る特性を利用した電子1個を転送するデバイスには各種のバリエーションがあり、すでに室 温での電子1個の転送と転送されたことの検出が可能になっている.これは、電子1個に1 ビットを乗せて処理するという、究極的な省電力情報処理の道具立てとなる可能性を秘めて いる.



### ■S2 群-2 編-1章

# 1-4 共鳴トンネルデバイス

(執筆者:須田良幸)[2009年4月受領] ポテンシャル障壁に挟まれた量子井戸の量子準位に等しいエネルギー( $E_t$ )をもつ電子ま たは正孔のキャリアがその量子井戸をトンネルする現象が共鳴トンネル現象である. **図 1**・6 左に示すように量子井戸のポテンシャル形状がキャリアの進行方向(z 方向)で対称である と,量子準位に等しいエネルギーをもつキャリアの透過率  $|T(E_t)|^2$ は1となる.量子井戸の 両端に電圧が印加されると入射エネルギーと量子準位が一致する近傍の印加電圧で電流が極 大となり,図1・6右に示すように負性抵抗領域のある静特性となる.ここで,*I-V*特性は自 由電子の質量を $m_0$ ,図中の量子井戸構造と0.07 $m_0$ の有効質量でTsuとEsakiの式<sup>1)</sup>で近似的 に計算した.実際には量子井戸を通過するキャリアの電荷量を考慮してポテンシャルを自己 無撞着に解く必要がある.量子力学的な電子の井戸の通過時間は量子準位に対応する透過率 のエネルギー幅を $\Gamma$ とすると $\hbar\Gamma$ 程度と高速で,高速デバイスが期待される.共鳴トンネル 現象を利用したトンネルダイオード(TD)をRTD<sup>\*</sup>と呼ぶ.TDの直列抵抗を $R_s$ ,容量をC, 負性抵抗領域の微分負性抵抗を $R_d$ ,とすると発振周波数は $(2\pi R_d C)^{-1} {(<math>R_d/R_s$ )-1}<sup>0.5</sup>と見積もら れる.



たときの *I-V* 特性(右)

TD には RTD のほか, ITD<sup>\*1</sup>, RITD<sup>\*1</sup>があり(**図**1·7), 図 1·6 に示すような負性抵抗特性 をもつ *I-V* 特性を示す. ITD はエサキダイオード<sup>2)</sup> であり, RITD は高濃度 $\delta$ ドープした領域 に形成される量子準位を介した共鳴型の TD<sup>3)</sup> である. ITD は高い濃度のキャリアが薄い禁止 帯を挟むため容量が大きく, ITD より RTD や RITD の方が速度の点で有利であると予測され る.



図1・7 各種トンネルダイオードと共鳴トンネル型トランジスタとこれらを利用した MOBILE 回路

トンネルデバイスは、はじめに障壁形成が容易な III-V 系で進展したが、Si 系では、Si 系の ITD のほか、Si 基板を用いた Al<sub>2</sub>O<sub>3</sub>(障壁)/Si(井戸)/Al<sub>2</sub>O<sub>3</sub>(障壁), SiO<sub>2</sub>/Si/SiO<sub>2</sub> CaF<sub>2</sub>/CoF<sub>2</sub>/CaF<sub>2</sub>, CaF<sub>2</sub>/CdF<sub>2</sub>/CaF<sub>2</sub>, SiC/Si/SiC<sub>1</sub>Si<sub>3</sub>N<sub>4</sub>/Si/Si<sub>3</sub>N<sub>4</sub>材料構成の量子井戸を用いた RTD が作製されている.また、SiGe 系で RTD、RITD が作製されている.

SiGe 系 RTD では、主に Type II バンドオフセット構造を利用した量子井戸 (Si<sub>1-x</sub>Ge<sub>x</sub>/Si/Si<sub>1-x</sub>Ge<sub>x</sub>)を用いた電子キャリア型 RTD (n-RTD) と Type I バンドオフセット構造を利用した量子井戸 (Si/Si<sub>1-x</sub>Ge<sub>x</sub>/Si)を用いた正孔キャリア型 RTD (p-RTD) がある<sup>4</sup>. 単 一量子井戸と二重量子井戸の RTD が作製され、二重量子井戸 n-RTD (図 1・8)で室温で発振 が観測されている<sup>5</sup>. また、 $\delta$ ドープを用いた RITD (図 1・8)で 20.2 GHz の発振が観測され ている<sup>6</sup>.



図1・8 Si/SiGe 系の RITD (左) と電子キャリア型 RTD (n-RTD) (右)

<sup>\*&</sup>lt;sup>1</sup> RTD は Resonant Tunneling Diode の略称で共鳴トンネルダイオード, ITD は Interband Tunneling Diode の 略称でバンド間トンネルダイオード, RITD は Resonant Interband Tunneling Diode の略称で共鳴バンド間 トンネルダイオード.

3 端子共鳴トンネルトランジスタ (RTT) として (図 1·7 参照), III-V 系では RHET <sup>\*1</sup>, QuESTT<sup>\*1</sup>やゲートで量子井戸部のチャネル幅を制御する電界効果型 RTT, TD と HEMT <sup>\*1</sup>, MOSFET<sup>\*1</sup>, HBT<sup>\*1</sup>を集積したトランジスタが作製されている. TD と RTT を組み合わせた, 双安定動作を利用した回路 (MOBILE1<sup>\*1</sup>回路<sup>7)</sup>)が多種作製されている. Si 系では, Si/SiGe 系の RITD と MOS を集積した SRAM や, RITD と HBT を集積したトランジスタが作製され ている.

#### ■参考文献

- 1) R. Tsu and L. Esaki, "Tunneling in a finite superlattice," Appl. Phys. Lett., vol.22, no.11, pp.562-564, 1973.
- L. Esaki and R.Tsu, "Superlattice and negative differential conductivity," IBM J Res. Dev., vol.14, pp.61-65, 1970.
- 3) M. Sweeny and J. Xu, "Resonant interband tunnel diodes," Appl. Phys. Lett., vol.54, no.6, pp.546-548, 1989.
- 4) 須田良幸, "Sil-xGex 混晶半導体," 実験化学講座(日本化学会), vol.27, 2-1-2 節, pp.68-79, 丸善, 2004.
- Y. Suda, H. Maekawa, N. Asaoka, and M. Suhara, "Room temperature oscillation in Si/Si1-xGex resonant tunneling diode," Ext. Abs. 2007 Int. Conf. on Solid State Devices and Materials, pp.216-217 (The Japan Society of Applied Physics, Tsukuba, 2007).
- 6) S.-Y. Chung, R. Yu, N. Jin, Si-Y. Park, P. R. Berger, P. E. Thompson, "Si/SiGe resonant interband tunnel diode with fro 20.2 GHz and peak current density 218 kA/cm2 for K-band mixed-signal applications," IEEE Electron Device LETT., vol.27, no.5, pp.364-367, 2006.
- K. Maezawa, and T. Mizutani, "A new resonant. tunneling logic gate employing monostable-bistable. transition," Jpn. J. Appl. Phys., vol.32, pp.L42-L44, 1993.

<sup>\*&</sup>lt;sup>1</sup> RHET は Resonant Tunneling Hot-Electron Transistor の略称で共鳴トンネルホットエレクトロントランジ スタ, QuESTT は Quantum Excited State Transistor の略称で量子励起準位トランジスタ, HEMT は High Electron Mobility Transistor の略称で高電子移動度トランジスタ, MOSFET は Metal Oxide Semiconductor Field Effect Transistor の略称で金属酸化物半導体電界効果トランジスタ, HBT は Heterojunction Bipolar Transistor の略称でヘテロ接合バイポーラトランジスタ, MOBILE は Monostable-Bistable Transition Logic Element の略称で単安定–双安定転移論理素子.

# ■S2 群-2 編-1 章

# 1-5 ナノ接合プロセス

1-5-1 はじめに

(執筆者:浦岡行治) [2009年3月受領]

生体超分子の代表であるタンパク質は、細胞の中で極めて多種類なものが相互作用しなが ら働いているが、特定のタンパク質は体中のどの細胞中でも全く同一のものが合成されてい る.すなわち、制御が確立された系である生物では、多様性は多量のタンパク質の種類で確 保し、同じ機能実現には同じタンパク質を体中で合成している.これを実現しているのは、 修復機構を有する安定な遺伝子情報を利用してタンパク質を合成する仕組みである.この仕 組みは工業における規格品に似ており、工学的に重要である.すなわち、ある特定のタンパ ク質は、同じ図面から作られた全く同じ構造をもつ規格品と捉えることができ、この性質を 利用すれば、このタンパク質を単位として周期構造を作製することができる.更に、タンパ ク質は自然界では極めて巧妙なナノ構造を自己集合により作りあげている.このことは、タ ンパク質を利用したナノ構造構築が、半導体リソグラフィ技術の限界を破るひとつの回答で あることを示している.すなわち、ナノ構造を削り出すのではなく、タンパク質のナノブ ロックを自己集合により積み上げることでナノ構造を作製することが可能と考えられる.こ の考え方はボトムアップナノ構造作製技術である.

# 1-5-2 バイオ技術を利用したバイオナノプロセス

このような背景から、バイオテクノロジーを用いたナノスケールの構造物を作製する新規 手法の開発を目的とした研究を行っている.しかし、いかにタンパク質がナノブロックとし て理想的な単位でありナノ構造を作製する能力があるとしても、現在の工学で要望されてい るのは主として無機材料のものである.タンパク質のナノ構造も必要とされているが、現時 点では半導体に代表されるように圧倒的に無機材料のナノ構造の方が工学的な要求が大きい. そこでタンパク質に何らかの方法で無機材料を担持させてバイオナノブロックとし、これを 用いてナノ構造をつくり、その後何らかの方法でタンパク質を除去して無機材料のナノ構造 を作製すること目指している.この手法は「バイオナノプロセス」と呼ばれている.

この研究では、フェリチンというタンパク質(図 1・9)に様々な無機材料を内包し、単分 散なナノ粒子を作製する.更に、タンパク質の自己集合能を用いて、基板上にタンパク質の 2次元結晶を作製し、タンパク被膜を除去することで基板上に無機材料のナノドット 2次元 配列を作製する.このナノドットをフローティングゲートとして用いることによるフロー ティングゲートメモリの作製(図 1・10)を目指した<sup>1)-3)</sup>.



図1・9 フェリチンタンパク



図1・10 フローティングゲートトランジスタ

# 1-5-3 電子材料としてのフェリチンタンパク

フェリチンは生物界に広く存在する鉄保存用のタンパク質で、生体内で必須微量元素であ る鉄の量を調節している.フェリチンは1本のポリペプチド鎖から形成されるサブユニット が非共有結合で24個集まった分子量約46万の球殻状タンパク質である.直径は約12 nmで, この球形のタンパク質の中心には直径約7 nmの空洞があり,通常のタンパク質に比べて高い 熱安定性と pH 安定性を示す.生体中の二価鉄イオンは、一部のサブユニット内にある鉄酸 化活性部位と呼ばれる場所で酸化された後、空洞内の内側表面の負電荷領域でコア形成し, 約4000個の鉄がフェリハイドライト(5Fe<sub>2</sub>O<sub>3</sub>·9H<sub>2</sub>O)結晶のコアを形成する.そして,生体 内の鉄が不足すると保持している鉄を取り崩して生体内で利用する.



このフェリチンの酸化鉄のコアは比較的簡単に取り出すことが可能で、内部に金属コアを もたないタンパク質のみのフェリチンをアポフェリチンと呼ぶ. このアポフェリチンに様々 な無機化合物を導入しており、これまでに Fe, Co, Ni, CdSe の導入に成功している. この ようにいろいろな金属を内包することができれば、フローティングゲートとして用いるコア に仕事関数が異なるものを選べることになり、フローティングゲートメモリ(図1・11)を作 製するにあたり非常に有望である.

# 1-5-4 まとめ

バイオ技術を利用して、ナノメートルスケールのタンパクのコアを用いた FG 型 MOSFET を試作しその電気的特性を評価した.入力特性には、ゲート電圧に対するヒステリシスが観 測され、明確なメモリ効果が示された.電荷保持特性を測定することによりメモリデバイス への応用を議論した.本研究によって提案したバイオナノプロセスは今後の半導体デバイス 作製プロセスにおいて新しい展開を期待させるものである.

#### ■参考文献

- A.Miura et al, "bionaodot mmonolayer array fabrication for nonvolatile memory application," Surface Science Letters, 601, L.81-L85, 2007.
- K.Yamada et al, "Effects of Dot Density and Dot Size on Charge Injection Characteristics in Nanodot Array Produced by Protein Supramolecules," Jpn. J. Appl. Phys., vol.46, no.11, 2007.
- A. Miura et al, "Floating Nanodot Gate Memory Devices Based on Biomineralized Inorganic Nanodot Array as A Storage Node," Jpn. J. Appl. Phys., vol.45, no.01, pp.L1-L3, 2006.